

20:光ディスク装置

【特許請求の範囲】

【請求項 1】 入力信号に対して、前記入力信号より生成したクロックの位相のずれを検出して、位相誤差検出結果を出力する位相誤差検出手段と、

前記位相誤差検出結果に基づいて、前記入力信号より生成した入力データについて、データの欠落及び又は増加を示すビットスリップ検出信号を出力する判定手段とを備えることを特徴とするデータ再生装置。

【請求項 2】 前記入力データに介挿された同期データのタイミングを検出して、タイミング検出信号を出力する同期検出手段と、

前記タイミング検出信号間の前記入力データのデータ数をカウントして、データカウント値を出力するデータカウント手段と、

前記データカウント値及び前記ビットスリップ検出信号に基づいて、前記タイミング検出信号間の前記入力データのデータ数が所定値になるように、前記入力データのデータ数を補正するデータ数補正手段とを備えることを特徴とする請求項 1 に記載のデータ再生装置。

【請求項 3】 前記位相誤差検出手段は、前記クロックより周波数の高い高速クロックを基準にして、前記クロックの周期を時間計測して前記位相誤差検出結果を生成することを特徴とする請求項 1 に記載のデータ再生装置。

【請求項 4】 前記判定手段は、前記位相誤差検出結果の変化を検出する変化検出手段と、前記変化検出手段の検出結果と、所定の基準値とを比較して、前記ビットスリップ検出信号を出力する比較手段とを有することを特徴とする請求項 1 に記載のデータ再生装置。

【請求項 5】 前記判定手段は、前記位相誤差検出結果と、所定の基準値とを比較して、前記ビットスリップ検出信号を出力する比較手段とを有することを特徴とする請求項 1 に記載のデータ再生装置。

【請求項 6】 前記データ数補正手段は、前記入力データを所定時間遅延して出力する F I F O と、前記 F I F O の動作を制御する F I F O 制御手段とを有し、前記 F I F O 制御手段は、前記データカウント値及び前記ビットスリップ検出信号に基づいて、同一データを繰り返し出力するように、又は連続する入力データの入力を一時中止するように、前記 F I F O の動作を制御することにより、前記入力データのデータ数を補正することを特徴とする請求項 2 に記載のデータ再生装置。

【請求項 7】 伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準

データを配置して伝送することを特徴とするデータ伝送方法。

【請求項 8】 伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して送出することを特徴とするデータ伝送装置。

【請求項 9】 記録に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して記録したことを特徴とするデータ記録媒体。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】 本発明は、データ再生装置、データ伝送方法、データ伝送装置及びデータ記録媒体に関し、例えば光ディスク装置、光磁気ディスク装置等のディスク装置、さらにはディジタル通信装置等に適用することができる。本発明は、再生信号を識別するタイミングのずれを基準にしてデータの欠落及び又は増加を検出すること等により、ビットスリップによる再生データの誤りを低減する。

【 0 0 0 2 】

【従来の技術】 従来、光ディスク装置等のデータ再生装置では、伝送路を介して入力される入力信号よりクロックを再生した後、このクロックを基準にして入力信号を処理することにより、伝送されたデータを再生するようになされている。

【 0 0 0 3 】 すなわち光ディスク等においては、図 1 1 に示すようなセクタ構造によりデータが記録される。ここで各セクタは、先頭に P L L 同期用の基準データ V F O が割り当てられ、この基準データ V F O を基準にして P L L 回路により再生クロックを生成できるようになされている。さらにセクタは、続いてタイミング検出用の同期パターン S Y N C が割り当てられ、この同期パターン S Y N C によりデータ記録開始位置を検出できるようになされている。続いてセクタは、タイミング検出用の同期パターン R E S Y N C を間に挟んで、所定データ量だけ所望のデータが割り当てられる。

【 0 0 0 4 】 図 1 2 は、光ディスク装置を示すブロック図であり、この光ディスク装置 1 は、図 1 1 に示したようなセクタ構造により光ディスクに記録されたデータを再生する。すなわち光ディスク装置 1 においては、光ピックアップより出力される再生信号 R F を再生データ検出回路 2 に入力し、ここで再生クロック C K 及び再生データ D 1 を再生する。

【 0 0 0 5 】 ここで図 1 3 に示すように、再生データ検出回路 2 は、再生信号 R F を等化器 3 に入力して波形等化する。続くコンパレータ 4 は、所定のしきい値を基準にして、この等化器 3 より出力される再生信号 R F を 2 値化し、その結果得られる 2 値化信号 S 1 を出力する。P L L 回路 5 は、この 2 値化信号 S 1 を基準にして動作

10

20

30

40

50

することにより、各セクタの先頭に記録された基準データ V F O に同期した再生クロック C K を出力する。ラッチ回路 6 は、この再生クロック C K を基準にして 2 値化信号 S 1 を順次ラッチし、これにより再生データ D 1 を出力する。

【 0 0 0 6 】 クロック乗せ換え回路 7 (図 1 2) は、再生クロック C K を基準にして再生データ D K を順次取り込んだ後、内部クロック S C K に同期したタイミングにより出力し、これにより再生クロック C K に同期した再生データ D 1 を、内部クロック S C K に同期した再生データ D 2 に変換する。

【 0 0 0 7 】 同期検出回路 8 は、この再生データ D 2 より同期パターンを検出する。すなわち図 1 4 に示すように、同期検出回路 8 は、シフトレジスタ 9 に再生データ D 2 を受け、この再生データ D 2 を同期コード 1 0 に対応するパラレルデータにより順次比較器 1 1 に出力する。さらにシフトレジスタ 9 は、この比較器 1 1 に出力するビットパラレルのデータのうち、所定ビットのデータ D 3 を続く記録変調デコーダ 1 3 に出力する。比較器 1 1 は、このシフトレジスタ 9 より出力されるパラレルデータと同期コード 1 0 とを比較し、同期コード 1 0 とパラレルデータが一致すると、一致信号 S 3 を出力する。これにより比較器 1 1 は、再生データ D 2 より同期パターンを検出し、一致信号 S 3 により同期パターンが検出されたタイミングを出力する。

【 0 0 0 8 】 記録変調デコーダ 1 2 (図 1 2) は、この一致信号 S 3 のタイミングを基準にして、順次同期検出回路 8 より出力されるパラレルデータ D 3 を取り込むことにより、再生データ D 2 を元のパラレルデータにより取り込む。さらに記録変調デコーダ 1 2 は、この取り込んだデータを復調して出力する。

【 0 0 0 9 】 E C C デコーダ 1 3 は、記録変調デコーダ 1 2 より出力されるパラレルデータを誤り訂正処理して出力する。これにより光ディスク装置 1 では、この E C C デコーダ 1 3 の出力データを外部機器等に出力するようになされている。

【 0 0 1 0 】 これに対して図 1 5 は、ビタビ復号回路等のデジタル識別器 1 7 を適用した再生データ検出回路を示すブロック図である。この再生データ検出回路 1 5 は、図 1 3 について上述した再生データ検出回路 2 に代えて適用される。なおこの図 1 5 において、図 1 3 と共通の構成は対応する符号を付して示し、重複した説明は省略する。

【 0 0 1 1 】 すなわちこの再生データ検出回路 1 5 において、アナログデジタル変換回路 (A / D) 1 6 は、P L L 回路 5 より出力される再生クロック C K を基準にして、再生信号 R F をアナログデジタル変換処理し、デジタル再生信号 S D を出力する。デジタル識別器 1 7 は、例えばビタビ復号の手法を適用してデジタル再生信号 S D より再生データ D 1 を生成して出力する。

これにより光ディスク装置 1 では、図 1 3 について上述したようなしきい値との比較により、又は図 1 5 に示すデジタル識別器 1 7 により、順次入力される再生信号 R F を再生クロック C K を基準にして処理して、光ディスクに記録されたデータを再生するようになされている。

【 0 0 1 2 】

【発明が解決しようとする課題】ところでこの種の光ディスク装置 1 において、E C C デコーダ 1 3 に入力される再生データ D 3 に含まれる誤りは、その発生原因より 2 種類に分類することができる。そのうちの 1 つは、記録媒体、光ピックアップ等で発生するランダムノイズにより発生する 1 ビット単位のランダムなエラー (以下ランダムエラーと呼ぶ) である。また残る 1 つは、記録媒体の欠陥等により発生するバースト状のエラー (以下バーストエラーと呼ぶ) である。

【 0 0 1 3 】 このうちのランダムエラーは、誤りの発生したビットが含まれる 1 バイトのデータだけが誤りになる。

【 0 0 1 4 】 これに対してバーストエラーは、P L L 回路 5 において正しいタイミングで再生クロックを生成することが困難になる場合があり、これにより正しいビット数に対して再生データ D 3 のビット数が増減する場合がある (以下このビット数の増減をビットスリップと呼ぶ) 。このビットスリップが発生すると、光ディスク装置 1 では、ビットスリップの発生したデータだけでなく、このビットスリップの発生したブロック内において、正しくデータ再生することが困難になる。

【 0 0 1 5 】 R L L (1 , 7) 変調した後、N R Z I 変換処理して光ディスクに記録したデータを再生してシュミレーションした結果、図 1 6 に示すような再生結果を得ることができた。なお再生にはビタビ復号回路を用いた。ここで D A T A は、光ディスクに記録したデータを示し、I N C は、ランダムデータ、T 2 は、1 1 0 0 の繰り返し、T 6 は、1 1 1 1 1 1 0 0 0 0 0 0 の繰り返しである。実験では、図 1 7 に示すように、これら I N C 、T 2 、T 6 のデータに V F O 、S Y N C 、R E S Y N C を付加してデータ列を生成し、レーザービームの光量を切り換えてこのデータ列を光ディスクに記録した。

【 0 0 1 6 】 W R P W は、このデータ列の記録に使用したレーザービームの光量を示し、O P T は、最適光量による場合を示し、L O W は、最適光量より極端に少ない光量による場合を示し、H I G H は、最適光量より極端に大きな光量による場合を示す。

【 0 0 1 7 】 このようにして光ディスクに記録したデータを再生して、元のデータと比較した場合におけるビット誤りの数が B i t E r r o r であり、4 8 0 0 0 ビット中に何個のビット誤りが発生したかを示す。また元のデータと比較して誤りの発生したバイト数が B y t e E r r o r であり、4 0 0 0 バイトの中に何バイトの

誤りが発生したかを示す。

【 0 0 1 8 】なお 1 バイトが 1 2 ビットになるのは、RLL (1 , 7) 変換によって、1 バイトのデータが 8 ビットから 1 2 ビットに変換されるためである。また NRZI 変換したことにより、このシュミレーションにおいては、ランダムノイズにより 1 つのビット誤りが発生すると、その近傍でも 1 つのビット誤りが発生することにより、1 又は 2 のビット誤りに対して 1 つのバイト誤りが発生する。これに対してバーストエラーが発生した場合には、ビット誤りが連続することにより、ビット誤りが多い割りにはバイト誤りが少なくなる。

【 0 0 1 9 】このような点を考慮してシュミレーション結果を検討すると、光量 LOW の場合におけるデータ INC と、光量 LOW の場合におけるデータ T 6 とでは、バイト誤りに対して 2 倍以下のビット誤りが発生していることにより、この場合は、ランダムエラーによるビット誤り、バイト誤りが発生したと判断することができる。これに対して光量 HIGH におけるデータ INC と、光量 HIGH におけるデータ T 6 とでは、バーストエラーが含まれていることがわかる。

【 0 0 2 0 】図 1 8 は、これら光量 HIGH におけるデータ INC 及びデータ T 6 の部分から得られる再生信号 RF と、この再生信号 RF との対比によりビット誤りを示す信号波形図である。この再生信号 RF は、等化器 3 の出力端におけるもので、光量 HIGH におけるデータ INC については、ビット誤りの発生した前半部分 (図 1 8 (A 1) 及び (A 2)) と、後半部分 (図 1 8 (B 1) 及び (B 2)) とを個別に示す。また光量 HIGH におけるデータ T 6 については、ビット誤りの発生した部分 (図 1 8 (C 1) 及び (C 2)) だけを示す。この再生信号 RF とビット誤りとの対比により、光量 HIGH におけるデータ INC では、2 箇所バーストエラーが発生し、光量 HIGH におけるデータ T 6 では、1 箇所バーストエラーが発生していた。

【 0 0 2 1 】さらにこのようなバーストエラーの発生箇所では、同期パターン SYNC、RESYNC 間で、データ数が 1 ビット減少しており、これによりバーストエラーによるビットスリップの発生を確認することができた。

【 0 0 2 2 】このようにして得られた再生データをさらに元のデータと詳細に比較したところ、ビットスリップの発生箇所を除いて、正しい論理レベルに保持されたビットがビットスリップにより正しい位置より変位して連続し、これにより正しくデータ再生することが困難なことが分かった。

【 0 0 2 3 】このようなビットスリップが発生した場合でも、再生データの誤りを低減することができれば、その分光ディスクの記録密度を向上できると考えられる。また ECC デコーダ 1 3 の誤り訂正能力を軽減して、その分高速度で再生データ D 3 を処理できると考えられ

る。

【 0 0 2 4 】本発明は以上の点を考慮してなされたもので、ビットスリップによる再生データの誤りを低減することができるデータ再生装置、データ伝送方法、データ伝送装置及びデータ記録媒体を提案しようとするものである。

【 0 0 2 5 】

【課題を解決するための手段】かかる課題を解決するため本発明においては、データ再生装置において、入力信号より生成したクロックの位相のずれを検出して、位相誤差検出結果を出力する位相誤差検出手段と、この位相誤差検出結果に基づいて、データの欠落及び又は増加を示すビットスリップ検出信号を出力する判定手段とを備えるようにする。

【 0 0 2 6 】またデータ伝送方法及びデータ伝送装置において、伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して伝送する。

【 0 0 2 7 】さらにデータ記録媒体において、伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して記録する。

【 0 0 2 8 】データ再生装置において、入力信号より生成したクロックの位相のずれを検出すれば、この位相のずれの急激な変化等に基づいて、データの欠落及び又は増加を判定することができる。これにより位相誤差検出結果に基づいて、データの欠落及び又は増加を示すビットスリップ検出信号を生成すれば、このビットスリップ検出信号を基準にして種々の処理を実行して、ビットスリップによる誤りを低減することができる。

【 0 0 2 9 】またデータ伝送方法及びデータ伝送装置において、伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置すれば、最後尾のブロックについても、データの欠落及び又は増加を判断することができる。

【 0 0 3 0 】さらにデータ記録媒体において、同様に、伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して記録すれば、再生の際に、最後尾のブロックについても、データの欠落及び又は増加を判断することができ、記録媒体の欠陥等による誤りを低減することができる。

【 0 0 3 1 】

【発明の実施の形態】以下、適宜図面を参照しながら本発明の実施の形態を詳述する。

【 0 0 3 2 】図 1 は、本発明の実施の形態に係る光ディスク装置を示すブロック図である。なお以下に述べる実施の形態において、図 1 1 ~ 図 1 8 について上述した従来構成と同一の構成は対応する符号を付して示し、重複した説明は省略する。

【 0 0 3 3 】 ここでこの光ディスク装置 2 0 の再生対象である光ディスクは、図 2 に示すセクタ構造によるデータが、R L L (1 , 7) 変調及び N R Z I 変調により変調されて記録されるようになされている。

【 0 0 3 4 】 ここで各セクタは、先頭に P L L 同期用の基準データ V F O が割り当てられ、続いて同一データ量に保持された複数のブロックが配列される。各ブロックは、タイミング検出用の同期パターン S Y N C、R E S Y N C に続いて記録に供するユーザーデータが割り当てられる。さらにこのセクタは、最後尾のブロックに続いて、各ブロックに割り当てた同一の同期パターン R E S Y N C が割り当てられるようになされ、これにより同期パターン S Y N C、R E S Y N C 間においては、ユーザーデータのビット数が等しくなるようになされている。

【 0 0 3 5 】 これによりこの光ディスクは、再生時、各ブロックの前後に配置された同期パターンを基準にして、各ブロックの開始及び終了のタイミングを検出できるようになされ、さらに検出したこのタイミングを基準にして再生されたデータ数を検出できるようになされている。

【 0 0 3 6 】 この光ディスク装置 1 において、再生データ検出回路 2 1 は (図 1)、この光ディスク装置 1 における記録再生系の特性であるパルシャルレスポンス

(1 , 2 , 1) に対応した等化特性により再生信号 R F を波形等化した後、再生クロック C K 及び再生データ D 1 を生成する。さらに再生データ検出回路 2 1 は、再生クロック C K を基準にして再生信号 R F の信号レベルを監視することにより、この再生データ D 1 のビットスリップを検出してビットスリップ検出信号 B S を出力する。

【 0 0 3 7 】 図 3 は、この再生データ検出回路 2 1 を示す

$$PHERR = (c001 - c100) + (c011 - c110)$$

【 0 0 4 2 】 ここで位相誤差の説明のために、振幅レベル c 0 1 1、c 1 1 0、c 1 0 0、c 0 0 1 を再生信号 R F 上でプロットすると、図 5 に示すような関係になる。すなわち再生信号 R F に対して識別点の位相が正しい場合 (図 5 (A))、それぞれ c 0 1 1 = c 1 1 0、c 1 0 0 = c 0 0 1 の関係が成立する。これにより

(1) 式において、位相誤差 P H E R R = 0 の関係が成立する。

【 0 0 4 3 】 これに対して再生信号 R F に対して識別点の位相が遅延した場合 (図 5 (B))、それぞれ c 0 1 1 < c 1 1 0、c 1 0 0 > c 0 0 1 の関係が成立し、これにより (1) 式において、位相誤差 P H E R R < 0 の関係が成立する。

【 0 0 4 4 】 これとは逆に再生信号 R F に対して識別点の位相が進んだ場合 (図 5 (C))、それぞれ c 0 1 1 > c 1 1 0、c 1 0 0 < c 0 0 1 の関係が成立し、これにより (1) 式において、位相誤差 P H E R R > 0 の関

すブロック図である。この再生データ検出回路 2 1 において、シフトレジスタ 2 2 は、アナログデジタル変換回路 1 6 より出力されるデジタル再生信号 S D を遅延して、デジタル識別器 1 7 より出力される再生データ D 1 に対応したタイミングにより出力する。

【 0 0 3 8 】 位相誤差計算回路 2 3 は、このシフトレジスタ 2 2 より出力されるデジタル再生信号 S D の信号レベルに基づいて、識別点の位相誤差を計算する。ここで識別点とは、再生信号 R F の信号レベルにより再生データの論理レベルを判定する時点の意味する。従ってこの実施の形態においては、再生クロック C K により再生信号 R F をデジタル信号に変換するタイミングが再生信号 R F に対する識別点になる。

【 0 0 3 9 】 R L L (1 , 7) 変調及び N R Z I 変調により変調されたデータ列をパルシャルレスポンス (1 , 2 , 1) の伝送系を介して受信する場合、最小反転振幅は、値 2 となる。この場合、再生データ a [k] に対応する再生信号 R F の振幅レベル c (k - 1、k、k + 1) は、前後の再生データを a [k - 1]、a [k + 1] において、図 4 に示す 6 種類により示すことができる。

【 0 0 4 0 】 位相誤差計算回路 2 3 は、再生データ D 1 を監視し、デジタル再生信号 S D より振幅レベル c 0 1 1、c 1 1 0、c 1 0 0、c 0 0 1 を検出する。位相誤差計算回路 2 3 は、これら 4 つの振幅レベル c 0 1 1、c 1 1 0、c 1 0 0、c 0 0 1 を保持し、新たに検出した振幅レベル c 0 1 1、c 1 1 0、c 1 0 0、c 0 0 1 により、保持した対応する振幅レベル c 0 1 1、c 1 1 0、c 1 0 0、c 0 0 1 を更新すると共に、次式の演算処理を実行して位相誤差 P H E R R を検出する。

【 0 0 4 1 】

【 数 1 】

$$\dots\dots (1)$$

係が成立する。

【 0 0 4 5 】 さらにこれらの場合に、再生信号 R F に対する位相の変位が大きくなると、(1) 式の位相誤差 P H E R R は、識別点の変化方向に対応して、正又は負側に大きく変位することになる。

【 0 0 4 6 】 図 6 は、この位相誤差 P H E R R の実測データであり、時点 t においてビットスリップが発生した場合、位相誤差 P H E R R の値が大きく変化していることが分かる。なおこの図 6 は、図 1 6 について上述した光量 H I G H で記録したデータ T 6 について実行した位相誤差 P H E R R の実測データである。これにより再生データ検出回路 2 1 では、この位相誤差 P H E R R が大きく変化した場合にビットスリップが発生したと判断して、ビットスリップ検出信号 B S を出力する。

【 0 0 4 7 】 すなわち位相誤差微分回路 2 4 は (図 3)、この位相誤差計算回路 2 3 で計算した P H E R R (k) より、次式の演算処理を実行し、位相誤差の微分

値 PHDIF[k] を検出する。

【 0 0 4 8 】

$$\text{PHDIF}[k] = \text{PHERR}[k] - \text{PHERR}[k-1]$$

【 0 0 4 9 】 絶対値比較回路 25 は、位相誤差の微分値 PHDIF を絶対値化した後、予め設定されたビットスリップしきい値 26 と比較し、これにより位相誤差 PHERR の値が所定値以上大きく変化するとビット誤りが発生したと判断して、ビットスリップ検出信号 BS の論理レベルを立ち上げる (図 6 (C))。

【 0 0 5 0 】 ビットスリップ補償回路 30 は (図 1)、このようにして検出されたビットスリップ検出信号 BS に基づいて、クロック乗せ換え回路 7 より出力される再生データ D2 のビット数を補正し、これによりビットスリップによるバイト誤りを低減する。

【 0 0 5 1 】 図 7 は、このビットスリップ補償回路 30 を詳細に示すブロック図である。このビットスリップ補償回路 30 において、FIFO31 は、順次入力される再生データ D2 を 1 ブロック (図 2) の期間だけ遅延して出力する。ビット数が減少して、ビットスリップが発生した場合、FIFO31 は、FIFO 制御回路 32 より出力される読み出し禁止信号 /RE により、再生データ D2 の読み出しを中止し、これにより続く FIFO33 に対して、同一データを繰り返して供給する。

【 0 0 5 2 】 これにより FIFO31 は、ビットスリップにより 1 つのブロックで再生データ D2 のビット数が減少した場合、この減少したビット数を補うようになっている。すなわち図 18 について上述したように、ビットスリップの近傍以外において、再生データは、正しい振幅レベルに維持されたビットが所定位置より変位して連続していることにより、このようにビット数を補うようにすれば、ビットスリップに続くデータ列において、シリアルデータである再生データ D2 を正しく区切って、パラレルデータである再生データを生成することができ、これによりバイト誤りを低減することができる。

【 0 0 5 3 】 続く FIFO33 は、FIFO31 より出力される再生データ D2 を順次入力して、続く同期検出回路 8 に出力する。ビット数が増大して、ビットスリップが発生した場合、FIFO33 は、FIFO 制御回路 32 より出力される書き込み禁止信号 /WE により、再生データ D2 の入力を中止する。これにより FIFO33 は、FIFO31 とは逆に、ビットスリップにより再生データ D2 のビット数が増大した場合、この増大したビット数を補うようになっている。

【 0 0 5 4 】 このためにビットスリップ補償回路 30 は、シフトレジスタ 35 及び比較器 36 において、再生データ D2 より同期パターン SYNC、RESYNC を検出し、これにより、再生データ D2 におけるブロック間の切れ目を検出し、さらにカウンタ 37 により各ブロックにおける再生データ D2 のビット数をカウントす

【 数 2 】

..... (2)

る。

【 0 0 5 5 】 すなわちシフトレジスタ 35 は、図 8 に示すように、シリアルクロック SCK (図 8 (A)) に同期して動作し、順次入力される再生データ D2 を順次ビットシフトして保持すると共に、同期コード SYNC、RESYNC に対応したパラレルデータにより出力する。比較器 36 は、このシフトレジスタ 35 の出力データと、同期コード SYNC、RESYNC とを比較し、これらが一致するとき、タイミング検出信号 TS (図 8 (B)) の論理レベルを立ち上げる。

【 0 0 5 6 】 カウンタ 37 は、タイミング検出信号 TS の論理レベルが立ち下がると、所定のプリセットデータ DP をロードし、このロードした値より、再生データ D2 に同期したシリアルクロックを順次カウントする。これによりカウンタ 37 は、再生データ D2 の各ブロックについて、再生データ D2 のビット数をカウントする。

【 0 0 5 7 】 ここでこのプリセットデータ DP は、図 2 について上述した 1 ブロックのビット数に対して、補数のデータが割り当てられるようになされている。これによりカウンタ 37 は、再生データ D2 のビット数が正しいビット数に保持されている場合、タイミング検出信号 TS の論理レベルが立ち上がった時点で、値 0 のカウント値 IC (図 8 (C)) を出力するようになされている。これに対して再生データ D2 のビット数が減少している場合、タイミング検出信号 TS の論理レベルが立ち上がった時点で、減少したビット数を示す負のカウント値 IC を出力し、これとは逆に再生データ D2 のビット数が増大している場合、タイミング検出信号 TS の論理レベルが立ち上がった時点で、増大したビット数を示す正の値のカウント値 IC を出力するようになされている。

【 0 0 5 8 】 なお図 8 においては、1 ブロックのビット数が 0 x 40 ビットの例であり、これに対応してプリセットデータ DP が 0 x B1 の場合である。

【 0 0 5 9 】 FIFO38 は、ビットスリップ検出信号 BS を遅延して、FIFO31 より出力される再生データ D2 に対応したタイミングで出力する。

【 0 0 6 0 】 FIFO 制御回路 32 は、タイミング検出信号 TS が立ち下がるタイミングでカウンタ 37 のカウント値をロードし、内部のカウンタのカウント値 IIC をこのロードしたカウント値にセットする (図 8

(D))。さらにビットスリップ検出信号 BS (図 8 (E)) が立ち上がると、この内部のカウンタのカウント値 IIC に応じて、FIFO31 又は 33 に読み出し禁止信号 /RE 又は書き込み禁止信号 /WE (図 8

(F)、(G)) を出力し、これにより同期パターン SYNC、RESYNC 間で再生データ D2 のビット数が

所定値になるように、再生データD2のビット数を補正すると共に、内部カウンタのカウント値IICを更新する。

【0061】図9は、このFIFO制御回路32の処理手順を示すフローチャートである。FIFO制御回路32は、シリアルクロックSCKの周期で、この処理手順を実行し、これにより再生データD2のビット数を補正する。すなわちFIFO制御回路32は、ステップSP1からステップSP2に移り、タイミング検出信号TSが立ち下がったか否か判定することにより、再生データD2に同期パターンが到来したか否か判断する。ここで肯定結果が得られると、FIFO制御回路32は、ステップSP3に移り、カウンタ37よりカウント値をロードし、このカウント値を内部カウンタにセットする。

【0062】続いてFIFO制御回路32は、ステップSP4に移り、ここでFIFO31及び33に出力する読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し可能及び書き込み可能な状態にセットした後、ステップSP5に移ってこの処理手順を終了する。これによりFIFO制御回路32は、FIFO31より同期パターンを出力する場合には、この同期パターンのビット数を何ら操作することなく、FIFO33を介して出力する。

【0063】これに対して同期パターンが到来していない場合、ステップSP2において否定結果が得られることにより、FIFO制御回路32は、ステップSP2からステップSP6に移る。ここで、FIFO制御回路32は、ビットスリップ検出信号BSの信号レベルが立ち上がったか否か判断することにより、ビットスリップが発生したか否か判断する。ここで否定結果が得られると、FIFO制御回路32は、ステップSP4に移り、読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し可能及び書き込み可能な状態にセットした後、ステップSP5に移ってこの処理手順を終了する。これによりFIFO制御回路32は、FIFO31より出力される再生データD2にビットシフトが発生していない場合、ビット数を何ら操作することなく、この再生データD2をFIFO33を介して出力する。

【0064】これによりFIFO制御回路32は、ビットスリップが検出されない場合、ステップSP1-SP2-SP6-SP4-SP5の処理手順を繰り返し、FIFO31に入力される再生データD2を順次FIFO33より出力する。

【0065】これに対してビットスリップが発生した場合、FIFO制御回路32は、ステップSP6において肯定結果が得られることにより、ステップSP7に移る。ここでFIFO制御回路32は、内部カウンタのカウント値IICが、正、負、0の何れか判定する。ここで1つのブロック内で、ビット数を増大するビットスリップが発生した場合、内部カウンタのカウント値IIC

は、正の値に保持されていることにより、FIFO制御回路32は、ステップSP8に移る。

【0066】ここでFIFO制御回路32は、FIFO31及び33に出力する読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し可能及び書き込み禁止の状態にセットする。これによりFIFO制御回路32は、ビットスリップにより増大した再生データD2のビット数を1ビット減少させる。さらにFIFO制御回路32は、内部カウンタのカウント値IICをデクリメントし、再生データD2のビット数を1ビット減少させた分、内部カウンタのカウント値IICを更新し、続いてステップSP5に移ってこの処理手順を終了する。

【0067】これによりFIFO制御回路32は、1つのブロックにおいて、複数回のビットスリップにより再生データD2のビット数が複数ビット増大している場合、内部カウンタのカウント値IICが値0になるまで、ビットスリップが検出される毎に、ステップSP1-SP2-SP6-SP7-SP8-SP5の処理手順を繰り返し、これにより1ブロックのビット数が所定数になるように、再生データD2のビット数を補正する。

【0068】これに対してビット数の減少するビットスリップが発生した場合、内部カウンタのカウント値IICは、負の値に保持されていることにより、FIFO制御回路32は、ステップSP9に移る。

【0069】ここでFIFO制御回路32は、FIFO31及び33に出力する読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し禁止及び書き込み可能な状態にセットする。これによりFIFO制御回路32は、ビットスリップにより減少した再生データD2のビット数を1ビット増大させる。さらにFIFO制御回路32は、内部カウンタのカウント値IICをインクリメントし、再生データD2のビット数を1ビット増大させた分、内部カウンタのカウント値IICを更新し、続いてステップSP5に移ってこの処理手順を終了する。

【0070】これによりFIFO制御回路32は、1つのブロックにおいて、複数回のビットスリップにより再生データD2のビット数が複数ビット増大している場合、内部カウンタのカウント値IICが値0になるまで、ビットスリップが検出される毎に、ステップSP1-SP2-SP6-SP7-SP9-SP5の処理手順を繰り返し、これにより1ブロックのビット数が所定数になるように、再生データD2のビット数を補正する。

【0071】これに対して、1つのブロック内で、ビット数の減少するビットスリップとビット数の増大するビットスリップとが等しい数だけ発生した場合、さらにはビットスリップを誤検出した場合、1ブロックのビット数が正しいビット数に保持されているにも係わらず、ビットスリップ検出信号BSの信号レベルが立ち上がる場

合がある。

【 0 0 7 2 】このような場合、F I F O 制御回路 3 2 は、内部カウンタのカウンタ値が値 0 に保持されていることにより、ステップ S P 7 よりステップ S P 4 に移り、ここで F I F O 3 1 及び 3 3 に出力する読み出し禁止信号 / R E 及び書き込み禁止信号 / W E をそれぞれ読み出し可能及び書き込み可能の状態にセットした後、ステップ S P 5 に移ってこの処理手順を終了する。これにより F I F O 制御回路 3 2 は、ビットスリップが検出された場合でも、1 ブロックのビット数が所定数に保持されている場合は、ビット数を何ら操作することなく、F I F O 3 1 に入力された再生データ D 2 を F I F O 3 3 より出力する。

【 0 0 7 3 】以上の構成において、この光ディスク装置 2 0 (図 1) で再生される光ディスクは、記録に供されるデータが所定ブロックで分割された後 (図 2) 、各ブロックの前後にタイミング検出用の基準データである同期パターン S Y N C 又は R E S Y N C が配置され、これらの先頭に、P L L 同期用の基準データ V F O が割り当てられて 1 つのセクタが形成され、このセクタ構造によりユーザーデータが記録される。これにより再生時、同期パターン S Y N C 又は R E S Y N C のタイミングを検出して、各ブロックの再生データ量を検出できるようになされている。特に、この実施の形態においては、最後尾のブロックについても、他のブロックと同様に、再生データ量を検出できるようになされている。

【 0 0 7 4 】さらに光ディスクは、このようにして形成されたセクタ構造のデータが、R L L (1 , 7) 変調及び N R Z I 変調により変調されて記録される。

【 0 0 7 5 】このようにしてデータが記録された光ディスクは (図 1) 、光ディスク装置 2 0 において、光ピックアップより出力される再生信号 R F が再生データ検出回路 2 1 に入力される。ここで再生信号 R F は、等化器 3 により波形等化された後、コンパレータ 4 において 2 値化信号 S 1 に変換される。さらに再生信号 R F は、この 2 値化信号 S 1 により P L L 回路 5 において再生クロック C K が生成され、この再生クロック C K のタイミングによりアナログディジタル変換回路 1 6 でアナログディジタル変換処理され、ディジタル再生信号 S D に変換される。さらに再生信号 R F は、このディジタル再生信号 S D が、ディジタル識別器 1 7 において処理され、再生データ D 1 が生成される。

【 0 0 7 6 】このようにしてディジタル識別器 1 7 において、再生信号 R F を識別して再生データ D 1 を生成するにつき、この再生信号 R F を識別するタイミングである再生クロック C K のタイミングが再生信号 R F の振幅レベルを基準にして位相誤差計算回路 2 3 で計算される。すなわち振幅レベル c 0 1 1 、c 1 1 0 、c 1 0 0 、c 0 0 1 が位相誤差計算回路 2 3 で検出され、これら 4 つの振幅レベルにより (1) 式の演算処理が実行さ

れる。

【 0 0 7 7 】これにより再生データ D 1 は、再生信号 R F の信号レベルを基準にして、再生信号 R F より生成した再生クロック C K の位相のずれが検出され、このずれ検出結果である位相誤差 P H E R R により、再生信号 R F に対する位相のずれが検出される。

【 0 0 7 8 】かくするにつき、光ディスクにおいては、一般に P L L 用の基準データ V F O が短い期間により記録されていることにより、このような光ディスクを再生する光ディスク装置において、P L L 回路 5 は、この短い期間でロックするように、充分な利得に設定されるようになされている。従って光ディスク装置においては、その分光ディスクの欠陥等により、P L L 回路 5 のロックが外れる場合があり、このような場合には、位相誤差 P H E R R が増大し、また位相誤差 P H E R R が急激に変化することになる。

【 0 0 7 9 】これにより再生データ D 1 は、続く位相誤差微分回路 2 4 において、(2) 式の演算処理が実行され、これにより位相誤差 P H E R R の変化を示す位相誤差の微分値 P H D I F が計算される。さらにこの位相誤差の微分値 P H D I F が所定のしきい値 2 6 と比較され、これにより位相誤差 P H E R R の急激な変化が検出されて、ビットスリップが検出される。

【 0 0 8 0 】再生データ D 1 は (図 1) 、続くクロック乗せ換え回路 7 において、再生クロック C K に同期したタイミングが、この光ディスク装置 2 0 の内部クロックであるシリアルクロック S C K に同期したタイミングに補正された後、ビットスリップ補償回路 3 0 に入力される。

【 0 0 8 1 】このビットスリップ補償回路 3 0 において (図 7) 、再生データ D 2 は、所定のビット数のパラレルデータに変換されて同期コード S Y N C 、R E S Y N C と比較されることにより、同期パターンのタイミングが検出される。さらにカウンタ 3 7 において、このタイミング検出結果であるタイミング検出信号 T S を基準にして、シリアルクロック S C K がカウントされることにより、各ブロックのビット数が検出される。このときカウンタ 3 7 において、1 ブロックのビット数を補数で表現したプリセットデータ D P からシリアルクロック S C K がカウントされることにより、ビット数の増減値を示すカウント値 I C が検出される。

【 0 0 8 2 】再生データ D 2 は、F I F O 3 1 、3 3 を介して続く同期検出回路 8 に出力される。このとき再生データ D 2 は、F I F O 3 1 、3 8 等により、タイミング検出信号 T S 、カウント値 I C 、ビットスリップ検出信号 B S との間で、相互にタイミングの一致が図られる。さらに再生データ D 2 は、タイミング検出信号 T S を基準にして、同期パターンのタイミングでカウント値 I C が F I F O 制御回路 3 2 にロードされることにより、各ブロックにおけるビット数の増減値が F I F O 制

10

20

30

40

50

御回路 3 2 に設定される (図 8 、 図 9) 。

【 0 0 8 3 】 さらに再生データ D 2 は、ビットスリップ検出信号 B S が立ち上がる毎に F I F O 制御回路 3 2 にロードされたカウンタ値が値 0 になるように、このカウンタ値がインクリメント、又はデクリメントされると共に、F I F O 3 1 及び 3 3 の動作が切り換えられ、これによりビットスリップの発生箇所ではビット数が増加又は減少されて各ブロックにおけるビット数の増減値が補正される。ビット数が減少している場合は、ビットスリップの発生箇所では、F I F O 3 1 の読み出し動作が停止制
御され、これにより同一データが繰り返されて、減少したビット数が補正される。またこれとは逆に、ビット数が増大している場合は、ビットスリップの発生箇所では、F I F O 3 3 の書き込み動作が停止制御され、これにより 1 ビット分データが捨て去られて、増大したビット数が補正される。

【 0 0 8 4 】 このとき再生データ D 2 は、F I F O 制御回路 3 2 にセットしたカウンタ 3 7 のカウンタ値 I C を基準にして、各ブロックのビット数が所定ビット数になるように補正されることにより、ビットスリップを誤検出した場合、ビットスリップが連続した場合等であっても、各ブロックのビット数が正しいビット数に補正される。

【 0 0 8 5 】 これにより再生データ D 2 は、ビットスリップの発生箇所以降において、正しい論理レベルに保持されているにも係わらず、正しい位置より変位してビット誤りを発生する各ビットが、正しい位置に配置され、ビット誤りが低減される。

【 0 0 8 6 】 さらに再生データ D 2 は、ビットスリップの発生箇所において、このビット数が補正されていることにより、その分ビットスリップの発生した同一ブロック内において、ビット誤りの確率を低減することができる。

【 0 0 8 7 】 再生データ D 2 は、続く同期検出回路 8 においてパラレルデータに変換される際に、ビットスリップの発生箇所以降のシリアルデータが、正しく区切られてパラレルデータに変換された後、記録変調デコーダ 1 2 により復号される。このとき再生データは、ビットスリップの発生箇所以降において、正しい位置より変位して連続する各ビットが、正しい位置に補正されていることにより、正しい区切りによりパラレルデータに変換された後、復号される。これにより再生データは、バイト誤りが低減され、続く E C C デコーダ 1 3 において、誤り訂正処理される際に、その分 E C C デコーダ 1 3 の負担も低減される。

【 0 0 8 8 】 かくするにつき図 1 0 は、図 1 6 について上述した場合と同一条件による再生データのビット誤り、バイト誤りの検出結果を示す図表である。この場合、下線付けにより示したように、光量 H I G H におけるデータ I N C 及び T. 6 において、格段的にビット誤

り、バイト誤りを低減できることが分かった。

【 0 0 8 9 】 以上の構成によれば、再生信号 R F の振幅レベル c 0 0 1 、 c 1 0 0 、 c 0 1 1 、 c 1 1 0 に基づいてクロックの位相ずれを検出し、この位相ずれよりビットスリップを検出したことにより、このビットスリップの検出結果に基づいてビットスリップによるビットの増減を補正して、ビットスリップによる誤りを低減することができる。

【 0 0 9 0 】 すなわち同期パターンを基準にして各ブロックのビット数を検出し、各ブロックのビット数が所定値になるように、ビットスリップの発生箇所ではビット数を補正することにより、再生データのビット数を補正したことにより、ビットスリップの発生箇所以降において、正しい論理レベルに保持されているにも係わらず、正しい位置より変位してビット誤りを発生する各ビットを、正しい位置に配置することができ、これによりビット誤り、バイト誤りを低減することができる。また E C C デコーダの負担を軽減することができ、その分必要に応じて E C C デコーダの処理速度を高速度化し、さらには E C C デコーダの構成を簡略化することができる。

【 0 0 9 1 】 また記録時、ユーザーデータを各ブロックで区切り、各ブロックの前後に同期パターン S Y N C 、 R E S Y N C を配置することにより、各セクタの最後尾のブロックについても、ビット数を検出することができ、その分ビット誤りを低減することができる。

【 0 0 9 2 】 さらにこのとき補数表現のプリセットデータより再生データのビット数をカウントしたことにより、簡易にビット数の増減を検出することができる。さらにこの検出したビット数の増減を基準にして、F I F O 3 1 及び 3 3 の動作を制御してビット数を補正したことにより、簡易な制御によりビット数を補正することができる。

【 0 0 9 3 】 なお上述の実施の形態においては、位相誤差の微分値 P H D I F を検出し、この微分値 P H D I F を所定のしきい値と比較してビットスリップを検出する場合について述べたが、本発明はこれに限らず、位相誤差 P H E R R を直接基準値と比較してビットスリップを検出してもよい。このようにすれば、その分再生データ検出回路 2 1 の構成を簡略化することができる。なおこの場合、位相誤差 P H E R R の平均値が値 0 になるように、識別点位相を制御しておく必要がある。

【 0 0 9 4 】 また上述の実施の形態においては、再生クロックを基準にして再生信号 R F の振幅レベルを検出することにより、位相誤差 P H E R R を検出する場合について述べたが、本発明はこれに限らず、例えば再生クロックより周波数の高い高速クロックにより再生クロックの周期を時間計測し、これにより位相誤差 P H E R R を検出してもよい。このようにすれば、再生信号に混入するノイズの影響を回避して位相誤差 P H E R R を検出することができ、位相誤差 P H E R R の検出精度を向上す

ることができると考えられる。

【 0 0 9 5 】さらに上述の実施の形態においては、ビットスリップの発生箇所で順次ビット数を 1 ビットずつ補正する場合について述べたが、本発明はこれに限らず、1 つのビットスリップ発生箇所、各ブロック内で増減したビット数をまとめて補正してもよい。この場合に、各ブロックで最初に発生したビットスリップの箇所であって補正してもよく、さらには各ブロックの最後で発生したビットスリップの箇所であって補正してもよい。

【 0 0 9 6 】さらに上述の実施の形態においては、最後尾のブロックについても末尾に同期パターン R E S Y N C を配置する場合について述べたが、本発明はこれに限らず、実用上十分な誤り訂正能力を確保することができる場合等にあつては、この末尾の同期パターン R E S Y N C を省略した場合にも広く適用することができる。

【 0 0 9 7 】また上述の実施の形態においては、P L L 変調及び N R Z I 変調により記録したデータを再生する場合について述べたが、本発明はこれに限らず、種々の変調方式により記録したデータを再生する場合に広く適用することができる。

【 0 0 9 8 】さらに上述の実施の形態においては、本発明を光ディスク及び光ディスク装置に適用してパーシャルレスポンス (1 , 2 , 1) の伝達特性により伝送されたデータを再生する場合について述べたが、本発明はこれに限らず、微分系等の種々の伝達特性により伝送されたデータを再生する場合に広く適用することができる。

【 0 0 9 9 】

【発明の効果】上述のように本発明によれば、再生信号を識別するタイミングのずれを検出し、この検出結果に基づいてデータの欠落及び又は増加を検出すること等により、正しい論理レベルに保持されているにも関わらず、ビットスリップにより正しい位置より変位した各ビットを正しい位置に配置することができ、これによりビットスリップによるデータの誤りを低減することができる。

【図面の簡単な説明】

【図 1】本発明の実施の形態に係る光ディスク装置を示すブロック図である。

【図 2】図 1 の光ディスク装置に適用される光ディスクの記録フォーマットを示す略線図である。

【図 3】図 1 の再生データ検出回路を示すブロック図である。

【図 4】図 3 の再生データ検出回路の動作の説明に供する図表である。

【図 5】図 3 の再生データ検出回路における位相ずれ検出の説明に供する信号波形図である

【図 6】図 3 の再生データ検出回路における位相ずれの検出結果を示す信号波形図である。

【図 7】図 1 の光ディスク装置におけるビットスリップ補償回路を示すブロック図である。

【図 8】図 7 のビットスリップ補償回路における F I F O 制御回路の動作の説明に供するタイムチャートである。

【図 9】図 7 のビットスリップ補償回路における F I F O 制御回路の処理手順を示すフローチャートである。

【図 1 0】図 1 の光ディスク装置における再生結果を示す図表である。

【図 1 1】従来の光ディスク装置に適用される光ディスクの記録フォーマットを示す略線図である。

【図 1 2】従来の光ディスク装置を示すブロック図である。

【図 1 3】図 1 2 の光ディスク装置に適用される再生データ検出回路を示すブロック図である。

【図 1 4】図 1 2 の光ディスク装置に適用される同期検出回路を示すブロック図である。

【図 1 5】従来の光ディスク装置に適用される他の構成による再生データ検出回路を示すブロック図である。

【図 1 6】従来の光ディスク装置における再生結果を示す図表である。


【図 1 7】図 1 6 の再生結果の検出に使用されたデータを示す図表である。

【図 1 8】図 1 6 の再生結果において誤りの発生箇所における再生信号を示す信号波形図である。

【符号の説明】

1、2 0 ……光ディスク装置、2、1 5、2 1 ……再生データ検出回路、3 ……等化器、4、……コンパレータ、5 ……P L L、8 ……同期検出回路、9、2 2、3 5 ……シフトレジスタ、1 2 ……記録変調デコーダ、1 3 ……E C C デコーダ、1 6 ……アナログディジタル変換回路、1 7 ……ディジタル識別器、2 3 ……位相誤差計算回路、2 4 ……位相誤差微分回路、2 5 ……絶対値比較回路、3 0 ……ビットスリップ補償回路、3 1、3 3、3 8 ……F I F O、3 2 ……F I F O 制御回路、3 6 ……比較器、3 7 ……カウンタ

【図 1】




【図 10】

DATA	WRPW	Bit Error	Byte Error
INC	LOW	10/48000	6/4000
INC	OPT	0/48000	0/4000
INC	HIGH	25/48000	7/4000
T2	LOW	0/48000	0/4000
T2	OPT	0/48000	0/4000
T2	HIGH	0/48000	0/4000
D4	LOW	2/48000	1/4000
T6	OPT	0/48000	0/4000
#6	HIGH	8/48000	3/4000


【図 16】

DATA	WRPW	Bit Error	Byte Error
INC	LOW	10/48000	6/4000
INC	OPT	0/48000	0/4000
INC	HIGH	236/48000	33/4000
T2	LOW	0/48000	0/4000
T2	OPT	0/48000	0/4000
T2	HIGH	0/48000	0/4000
T6	LOW	2/48000	1/4000
T6	OPT	0/48000	0/4000
T6	HIGH	96/48000	24/4000

【図 2】




【図 3】




【図 4】

DATA			振幅レベル
a [k-1]	a [k]	a [k+1]	
0	0	0	c000
0	0	1	c001
0	1	1	c011
1	0	0	c100
1	1	0	c110
1	1	1	c111


【図 5】




【図 6】




【図 1 1】




【図 1 3】




【図 7】




【図 8】




【図 14】




【図 12】




【図 9】



【図 18】



【図 15】



15: 再生データ検出回路

[illegible]